人工智能系列专题报告：CoWoS技术引领先进封装，国内OSAT有望受益（附下载）

需要下载本报告的朋友，可以扫描下方二维码进圈，5万+份报告，3000+会员，高清原版，无限制下载，持续更新

（公众号资源有限，仅能展示部分少数报告，加入星球获取更多精选报告）

（精选报告来源：报告研究所）

1. AI 算力芯片需求攀升，先进封装有望加速成长

GPT 的快速迭代使得参数与训练数据量均出现了大幅提升，因此算力 成为了 AIGC 时代的核心基础设施。受益于 AIGC 的快速发展，算力需求 有望持续加速增长。2021-2026 年，智能算力规模年复合增长率有望达到 52.3%。2024 年，中国人工智能芯片市场规模预计将达到 785 亿元，未来 或将保持较高增速。强大的 AI 芯片需要更加先进的制程工艺来实现，由于 芯片集成度逐渐接近物理极限，先进封装技术有望成为延续摩尔定律、发 展先进 AI 芯片的有效路径之一。我们认为，先进封装需求有望随着算力芯 片的快速放量而迅速提升。

1.1. ChatGPT 引领 AIGC 发展，算力芯片是关键

ChatGPT 开创人机交互新模式。2022 年 11 月，OpenAI 首度推出人工 智能聊天原型 ChatGPT，标志着人工智能的发展迈出了一大步。我们认为， ChatGPT 类似于“搜索引擎+社交软件”的结合体，使用者能够在实时互动 的过程中获得问题的合理答案。通过学习大量现成文本和对话集合， ChatGPT 能够以人类口吻与思维方式回答各类问题，其能够根据用户的文 本输入，产生相应的智能回答。

GPT 快速迭代，参数与训练数据量大幅提升。每一代 GPT 模型的参数 量基本都呈现增长的趋势，并利用新的优化技术，使模型性能得到提升。根 据工业互联网研习社报告，2019 年 2 月发布的 GPT-2 参数量仅为 15 亿， 2020 年 5 月发布的 GPT-3 参数量直接提升到 1750 亿。根据封面新闻采访 四川省计算机学会自然语言处理专委会秘书长陈晓亮，2023 年 3 月发布的 GPT-4 的参数数量对比 GPT-3 持续增长。作为一个多模态大模型，GPT-4 更 具创造性和协作性，可以生成、编辑和迭代用户的创意和技术写作任务。GPT-3 使用了传统的 Transformer 架构以及自回归方法，而 GPT-4 使用了新 的训练方法和优化技术，从而提高了模型的效率和稳定性。

GPT 有望引领全球 AIGC 快速发展。根据中国社会科学报报告，人工 智能生成内容（AI Generated Content，AIGC）指利用人工智能算法、自然 语言处理（NLP）、计算机视觉（CV）等方法，自动生成文本、图像、音频 等各类媒介形式的内容，以满足用户的个性化需求。随着 ChatGPT 的推出， 全球各地乃至中国都快速涌现了一批研发 AIGC 的企业。根据成都市科学 技术信息研究所援引《中国人工智能大模型地图研究报告》数据，从全球已 发布的大模型分布来看，中国和美国位居前列，已发布大模型数量达到全球 总是 80%以上。中国自 2020 年步入大模型高速发展期，目前已发布的诸如 文心一言、通义千问、星火、盘古、悟道等预训练大模型通用性、智能性等 维度达到国家相关标准。截至该报告发布日，中国已发布 79 个大模型。

受益于 AIGC 的发展，中国的算力需求有望快速提升，“通用算力+专 用算力”将成为人工智能算力基础设施的建设关键。AIGC 面对广泛通用场 景，重视普适性。在部分个性化应用场景，AICG 要提升其专用性，对计算 精度、计算效率也有更高的要求。因此我们认为，AIGC 对算力的需求拉动 将较为显著。根据 IDC 与浪潮信息所发布的《2022-2023 中国人工智能计算 力发展评估报告》，2021 年中国智能算力规模达 155.2 EFLOPS，2022 年智能算力规模将达到 268.0 EFLOPS，预计到 2026 年达到 1271.4 EFLOPS， 2021-2026 年智能算力规模年复合增长率达 52.3%。根据海光信息招股书 援引前瞻产业研究院数据，2019 年至 2023 年，中国人工智能芯片市场规模 将保持年均 40.0%至 50.0%的增长速度，到 2024 年，市场规模或将达到 785 亿元。

1.2. AI 算力芯片需求攀升，先进封装加速前进

AIGC 推动高性能 AI 芯片发展，先进封装需求有望随着 GPU 的快速 放量而迅速提升。AI 芯片通常需要集成大量的处理核心、存储单元和传感 器，以满足复杂的计算需求。从大模型到自动驾驶、工业自动化等领域，都 需要强大的 AI 芯片支持。强大的 AI 芯片需要更加先进的制程工艺来实现， 由于芯片集成度逐渐接近物理极限，先进封装技术有望成为延续摩尔定律、 发展先进 AI 芯片的有效路径之一。摩尔定律指出，集成电路上可容纳的晶体管数每隔大约 18-24 个月就会 翻一倍，同时保持相同的尺寸；即芯片性能以指数级增长，而成本将相应下 降。摩尔定律是计算机和电子产品发展的重要驱动力，然而，随着芯片集成 度逐渐接近物理极限，摩尔定律逐渐受到挑战。为延续摩尔定律的经济效益， 先进封装技术被业界寄予厚望。

芯片封装由 2D 向 3D 发展，衍生出多种不同的封装技术。在封装技术 不断升级迭代的过程中，出现了系统级封装(SiP)等新的封装方式。技术实现 的方法包括 2.5D 封装(Interposer、RDL)、3D 封装(TSV)、倒装 FC(Flip Chip)、 凸块(Bumping)、晶圆级封装 WLP(Wafer Level Package)、CoWoS (Chip on Wafer on Substrate)、InFO (Integrated Fan-Out)、EMIB (Embedded Multi-die Interconnect Bridge)等先进封装技术。根据 Yole 在《Status of the Advanced Packaging Industry》中所提及，先进封装技术若按照系统集成级别分类，则 可划分为晶圆级、基板级以及面板级封装，每一类别中有着不同的先进封装 技术应用。

2.5D 封装是一种先进的异构芯片封装，具备低成本、高性能和可靠性 等优势。根据电子工程专辑，在 2.5D 封装中，芯片被并排放置在中介层 （interposer）的顶部，通过芯片上微小凸块（uBump）和中介层内的布线来 实现彼此之间的互连。中介层通过硅通孔（TSV）来实现不同层之间的互连， 然后通过锡球（C4）焊接到传统 2D 封装基板上。这种设计架构提供了更高 的集成度和性能，允许多个芯片之间的高速数据传输和资源共享，从而实现 了更强大的计算能力和更高效的能源利用。根据 ASE 官网，2.5D 封装具备 多种优势，其优势主要包括：超高布线密度（L/S：0.4/0.4 微米），超高 I/O 密度（大于 400 µbumps/mm² ）和 I/O 间距可扩展性，支持同构/异构存储 器、电源/光学器件集成，可嵌入去耦电容或有源器件的中间件，以及出色 的封装可靠性。2.5D 封装在现代微电子技术领域中扮演着至关重要的角色， 并被广泛应用于各种领域，如高性能计算、人工智能、网络通信等。2.5D 架构已与堆叠式内存模块（例如高带宽内存）搭配使用，以进一步提高性能。

成熟的 2.5D 封装可以实现从成本、性能到可靠性的完美平衡，在生成 式大模型兴起的背景下，2.5D 封装应用前景广阔。我们认为，在人工智能、 大数据和云计算等兴起的应用场景下，运算速率、带宽、成本和功耗已经成 为新一代算力芯片衡量基准，先进封装技术大有用武之地。由于先进制程在 短期内难以突破摩尔定律的客观条件，2.5D 先进封装技术通过集成各类先 进的 CPU/GPU 和高带宽内存，满足了市场对于 AI 芯片的迫切需求。根据 电子工程专辑，与 SoC (System on Chip)系统级芯片相比，SoC 系统级芯片 面临成本高和产量低的难点，同时特别是在成本和可靠性方面突破其相关 技术也面临着巨大的挑战；而 2.5D 封装技术在保证性能的情况下，产量及 成本都大幅下降，这使得其成为一种更加可行的解决方案。相较于 2D 封装 SiP (System in Package)和 SoB (System on Board)技术，2.5D 封装技术具备更 高的灵活性和机动性，同时成本更低。

2. 2.5D 封装发展迅速，CoWoS 有望引领先进封装

芯片封装由 2D 向 3D 发展的过程中，衍生出多种不同的封装技术。其 中，2.5D 封装是一种先进的异构芯片封装，可以实现从成本、性能到可靠 性的完美平衡。目前英伟达的算力芯片采用的是台积电的 CoWoS 方案，这 是一项 2.5D 多芯片封装技术，该方案具备提供更高的存储容量和带宽的优 势，适用于处理存储密集型任务，如深度学习、5G 网络、节能的数据中心 等。目前 CoWoS 封装技术已经成为了众多国际算力芯片厂商的首选，是高 端性能芯片封装的主流方案之一。我们认为，英伟达算力芯片的需求增长大 幅提升了 CoWos 的封装需求，CoWos 有望进一步带动先进封装加速发展。

2.1. CoWos 技术是高端性能封装的主流方案

全球各大厂对纷纷对先进封装技术注册独立商标。近年来，在先进封 装飞速发展的背景下，开发相关技术的公司都将自己的技术独立命名注册 商标，如台积电的 lnFO、CoWoS，日月光的 FoCoS，Amkor 的 SLIM、SWIFT， 三星的 I-Cube、H-Cube 以及 Intel 的 Foveros、EMIB 等。

台积电的 CoWos 技术是高端性能封装的主流方案之一。我们认为，随 着 2.5D 和 3D 封装解决方案变得越来越复杂，先进封装主要参与者的封装 组合也在增加。根据 Yole《High End Performance Packaging 2022》，高端性 能封装平台包括例如超高密度扇出型封装（UHD FO）、嵌入式硅桥 （Embedded Si Bridge）、硅中介层（Si Interposer）、三维堆栈内存（3D Stack Memory）以及 3D SoC 技术。嵌入式硅桥有两种解决方案：LSI（台积电） 和 EMIB（英特尔）。硅中介层技术包括台积电的 CoWoS、三星的 X-Cube 以及英特尔的 Foveros 等解决方案。EMIB 与 Foveros 的结合产生了 CoEMIB 技术，主要应用于英特尔的 Ponte Vecchio 平台。三维堆栈内存分为 三类,分别为 HBM、3DS 和 3D NAND 堆栈。

CoWoS 的主要优势是节约空间、增强芯片之间的互联性和降低功耗。台积电（TSMC）的 CoWoS（Chip on Wafer on Substrate）是一项 2.5D 多芯 片封装技术,最早发布于 2011 年的《Advanced Reliability Study of TSV Interposers and Interconnects for the 28nm Technology FPGA》论文中。在过去 十年，CoWoS 封装已经经过了五代的发展。目前采用 CoWoS 封装的产品主 要分布于消费领域和服务器领域，包括英伟达、AMD 等推出的算力加速卡。CoWoS 被应用于制造英伟达 GPU 所需要的工艺流程中，具备高技术 壁垒特点，目前需求较大。我们认为，CoWoS 封装技术具备高集成度、高 性能、芯片组合灵活性以及优秀稳定性与可靠性等特点，随着技术的不断进 步和市场需求的增长，CoWoS 封装技术有望在未来继续取得突破，并在多 重领域中得到应用。

CoWoS 目前市场需求较大，根据中国台湾电子时报报道，台积电订单 已满载，我们预计2024年供不应求的局面或将能得到逐步缓解；我们认为，受益于大模型百花齐放，算力需求快速攀升带动 HPC 增长，TSMC 产能不 足可能会导致 Nvidia、AMD 等 AI 芯片大厂将目光转向其他 OSAT 以解燃 眉之急，具备 2.5D 封装技术的国内封装大厂有望从中受益。根据 AnandTech 报道，2023 年采用 CoWoS 封装技术的单块 5148mm²面积大小系统级封装 （SiP）晶圆，若其应用于英伟达 H100 加速卡制造，则单块晶圆预估售价 将达到约 30,000 美元。

2.2. CoWoS 是台积电拿到英伟达大单的关键

CoWoS 是台积电先进封装独立商标，为高性能计算应用提供一流性能 和高集成密度。根据中国台湾大学资料，CoWoS 是一种整合生产技术，先 将芯片通过 CoW（Chip on Wafer）的封装制程连接至硅晶圆，再把 CoW 与 基板相连接，整合成 CoWoS（Chip on Wafer on Substrate）。我们认为，CoWoS 作为一种共同封装 HBM 和逻辑芯片以获得训练和推理工作负载最佳性能 的重要封装方式，有望成为算力加速卡主流封装技术之一。我们认为，目前主流解决方案为 CoWoS-S，随着算力加速卡需求持续 攀升，使用 CoWoS 封装技术的需求有望持续扩大。根据台积电官网，CoWoS 平台为高性能计算应用提供了同类最佳的性能和最高的集成密度。这种晶 圆级系统集成平台可提供多种插层尺寸、HBM 立方体数量和封装尺寸。它 可以实现大于 2 倍封装尺寸（或约 1,700 平方毫米）的中阶层，集成具有 四个以上 HBM2/HBM2E 立方体的领先 SoC 芯片。

CoWoS 工艺流程包含多项步骤，根据中国台湾大学资料，我们总结 CoWoS 封装流程可大致划分为三个阶段。在第一阶段，将裸片（Die）与中 介层（Interposer）借由微凸块（uBump）进行连接，并通过底部填充（Underfill）保护芯片与中介层的连接处。

在第二阶段，将裸片（Die）与载板（Carrier）相连接，根据艾邦半导 体网，封装基板（载板）是一类用于承载芯片的线路板，属于 PCB 的一个 技术分支，也是核心的半导体封测材料，具有高密度、高精度、高性能、小 型化及轻薄化的特点，可为芯片提供支撑、散热和保护的作用，同时也可为 芯片与 PCB 母板之间提供电气连接及物理支撑。在裸片与载板相连接后， 利用化学抛光技术（CMP）将中介层进行薄化，此步骤目的在于移除中介层 凹陷部分。

在第三阶段，切割晶圆形成芯片，并将芯片连结至封装基板。最后加上 保护封装的环形框和盖板，使用热介面金属（TIM）填补与盖板接合时所产 生的空隙。

我们认为，CoWoS 封装技术应用广泛，目前主要应用于高性能计算、 -通信网络、图像处理以及汽车电子等相关领域。我们认为，在高性能计算 领域，CoWoS 封装具备整合多个处理器芯片、高速缓存和内存于同一封装 中的能力，从而实现卓越的计算性能和数据吞吐量，这一特性在数据中心、 超级计算机和人工智能应用领域具有突出的重要性，目前 CoWoS 产品聚焦 于具备 HBM 记忆模块的高端产品。我们认为，目前随着 Ai 浪潮兴起，高 性能加速卡在需求端大幅上升，CoWoS 主要针对高性能计算（HPC）市场， 需求量较大。CoWoS 布局三类条线，满足复杂需求。CoWoS 可细分为 S、R、LSI 三 类条线，分别为硅中介层（Si Interposer）、重布线层（RDL）与局部硅互联 技术（LSI）。根据台积电官网，CoWoS-R 采用 InFO 技术并应用 RDL 中介层，以 提供芯片间的互连服务，重点应用于 HBM（高带宽内存）和 SoC 异构集 成中。RDL 中介层由聚合物和铜引线构成，具备一定的灵活性，并能够拓 展封装尺寸以满足更为复杂的功能需求。

CoWoS-R 技术的主要特点包括以下三方面。首先，RDL 互连器由多达 6L 层铜线组成，最小间距为 4um （线宽/间距为 2um）。第二，互连具有 良好的信号和电源完整性性能，路由线的 RC 值较低，可实现较高的传输 数据速率。共面 GSGSG 和层间接地屏蔽以及六个 RDL 互连提供了卓越 的电气性能。第三，RDL 层和 C4/UF 层因 SoC 与相应基板之间的 CTE 不匹配而提供了良好的缓冲效果。C4 凸块的应变能量密度大大降低。CoWoS-L 在一定程度上融合了 CoWoS-S 和 InFO 技术的优势，以实 现高度灵活的集成。该方案采用中介层与局部硅互联（LSI）进行芯片间的 互连，同时利用 RDL 层实现电源和信号传输。该技术将进一步扩展至更大 的尺寸，以容纳更多芯片的集成。其特点包括能在高速传输中提供低损耗的 高频信号；以及能够在 SoC 芯片下面集成额外的元件。

2.3. CoWoS 的技术历程与未来展望

目前 CoWoS 封装技术已经成为了众多国际厂商的优选，前景广阔。。根据台积电，其于 2011 年推出了 2.5D Interposer 技术 CoWoS。2021 年台积 电发布第 5 代 CoWoS 技术，其晶体管数量是第 3 代的 20 倍。CoWoS 本身 的进化还体现在持续扩大硅中介层的面积，我们认为中介层越大，则能够容 纳的裸片数量也越多；根据电子工程专辑，台积电 CoWoS 封装可解决光刻 机可处理的极限尺寸（Reticle Limit）的问题。根据台积电，2011 年首个 CoWoS 诞生，我们认为其为 FPGA、GPU 等 高性能产品的集成提供了新的解决方案。2016 年发布第二代 CoWoS 方案， 硅中介层尺寸大约是 1.5x reticle limit，并包含 4 个 HBM2，总容量为 16GB。2019 年开发的第 4 代 CoWoS，装有一个逻辑芯片和 6 个 HBM2，总容量为 48GB（384Gbit），是第三代容量的 3 倍。

根据台积电，在 2021 年 ECTC 大会上，台积电展示的第五代 CoWoS 概念图是一枚由 11 个裸片组成的大型芯片。中间是两颗比较大的 SoC，以 及 1 颗较小的长条形裸片；四周用了 8 个 HBM2E 存储堆栈。

2021 年，台积电发布第 5 代 CoWoS 技术，效能大幅提升。根据《Wafer Level System Integration of the Fifth Generation CoWoS-S with High Performance Si Interposer at 2500mm2》，CoWoS-S5 通过将插层尺寸扩大到 3 倍 rectile limit（2500 mm²），可在单个插层上集成 3 个或更多逻辑芯片组 和 8 个 HBM。与上一代 CoWoS 相比，更大的尺寸与先进的节点顶层芯片 相结合，可多集成近 20 倍的晶体管和 2 倍的内存堆栈（从 4 个增加到 8 个）、CoWoS-S5 除了增加了硅中介层的尺寸外，还增加了部分新功能，以 进一步提高其电气和热性能。

第五代 CoWoS 使用全新 TSV 方案并增加中阶层面积。根据《Wafer Level System Integration of the Fifth Generation CoWoS-S with High Performance Si Interposer at 2500mm2》，第五代封装技术通过增加中介层面 积，使用了全新的 TSV 解决方案，以及更厚的铜连接线，有助于产品效能 大幅提升。在 CoWoS-S5 中，台积电采用 4 份全幅光罩（Mask）进行拼接 并通过 RDL 将光罩重合处的互联部分做到一致，通过拼接构成连续线路。CoWoS-S5 引入新的金属堆栈、新的亚微米层（双镶嵌线路），以解决 信号完整性问题。根据上述论文，HBM2E 存储堆栈应用于本代 interposer 已得到验证，其传输速率为 3.2GT/s。未来将采用 HBM3，速率将提升至 4GT/。CoWoS-S5 开发出了 5 层超低电阻互连的新金属方案，以支持 HBM3。新 方案将金属迹线片电阻和通孔接触电阻都降低了 50%以上，但最小线宽/空 间仍保持在亚微米以下，满足高密度布线的先决条件。在 CoWoS-S5，对良 品率模式进行了监测，没有发现电阻损失或漂移。此外，这种新的互连方案 还通过了电迁移（EM）、应力迁移（SM）和时间相关介质击穿（TDDB）测 试，没有出现任何故障。高纵横比硅通孔（TSV）是硅互插技术中最关键的部分。根据上述论文， 它提供正面到背面的连接，并允许高速电信号从逻辑芯片直接传递到基板 和印刷电路板。但 TSV 在高频率下工作时会造成信号损耗和失真，原因是 其尺寸较大（深度约为 100 微米），所用材料也较多（埋在有损耗的硅基板 内）。CoWoS-S5 重新设计了 TSV，以尽量减少这种影响。对比已进行完优 化的CoWoS-S5 TSV与上一代产品的射频测量特性，第五代插入损耗（S21） 更低，从而改善了信号完整性。

CoWoS-S5 有两种热解决方案，分别是环型封装与带散热器的盖型封 装。根据上述论文，环型封装，裸片背面暴露在外，可与散热器直接接触；带散热器的盖型封装，在盖和裸片之间插入热界面材料（TIM），以提供连 续的热界面。对于盖型封装方案，凝胶型 TIM 已使用了很长时间，工艺也 比较成熟。然而，3-10 W/K 的热导率和可靠性的覆盖退化无法满足 HPC 和人工智能领域的高功率要求。故在 CoWoS-S5 中，采用了新型非凝胶 TIM ，其导热系数大于 20 W/K，TIM 覆盖率达到 100%，在 TCG1000x、 uHAST264h 和 TSAM 测试后无明显衰减，可靠性测试后热阻衰减小于 10%。

我们认为，CoWoS 解决方案具备提供更高的存储容量和带宽的优势， 适用于处理存储密集型任务，如深度学习、5G 网络、节能的数据中心等。除了扩展计算能力、输入/输出和 HBM 集成， CoWoS 技术还具备设计灵活性和更高的良率等优势，以支持先进工艺下的复杂特殊应用芯片设计。根据 台积电资料显示，在关键尺寸工艺指数（Critical Dimension Process Index） 方面与 ELK（Edge Liftoff Kirk）应力方面，CoWoS-S5 明显低于 FC 倒装封 装技术，较低的 CPI 值表示制造过程更接近设计要求，具有更高的精度和 一致性。

3. 台积电订单充沛 CoWoS 产能不足，国内封装大厂有 望深度受益

完整报告下载：因篇幅限制，本报告完整版PDF已分享到报告研究所知识星球，扫描图片中二维码进圈即可下载！

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）

我们是报告专业研究机构及知识服务平台。专注于分享国内外各类行业研究报告、热点专题报告、调研分析报告、白皮书、蓝皮书等。所有报告来源于国内外数百家知名研究机构，覆盖新能源汽车、数字经济、新材料、新能源、信息技术、先进制造、节能环保等新兴产业，并涉及医药生物、金融、互联网+、医疗大健康等众多行业及细分领域。目前报告已累积近50000+，并持续更新。

报告涵盖但不限于：

1、新能源汽车、数字经济、新材料、新能源、信息技术、先进制造、节能环保；

2、互联网、新媒体、短视频、抖音、快手、小红书；

3、元宇宙、5G、区块链、人工智能；

4、房地产、金融、券商、保险、私募；

5、零售、快消品、餐饮、教育、医疗、化妆品、旅游酒店；